1.封装的定义及功能

封装是电路集成技术的一项关键工艺，指的是将半导体器件通过薄膜技术连接固定在基板或框架内，引出端子，再使用特殊的绝缘介质固定起来，提供承载结构保护防止内部器件受到破坏，从而使器件发挥正常功能的工艺技术。或将其描述为把具有特定功能的芯片放置在一个与其兼容的外部容器中，并为芯片运行提供稳定的工作环境。下图所示，由晶元、封装基板、键合线、焊球以及PCB板等组成为典型封装结构。

封装技术常以四个不同的层次区分，如下图所示。第一层次为零级封装，主要是指芯片层次上的互连，包括芯片间以及集成电路元件间的互连。第二层次为一级封装，它是将一个或多个芯片以合适的形式封装起来，并将芯片的焊区和封装的引脚通过引线键合等方式连接。一级封装也称为芯片级封装。第三层次为二级封装，它是将经一级封装后的器件连同其它无源器件一同安置在PCB上。二级封装也称为板级封装。第四层次为三级封装，它是将经二级封装后的电路板通过叠层、互连插座或柔性电路板等与母板相连，构成整机系统。

优良的芯片级封装可以减轻后续板级封装甚至整机封装的设计压力。因为芯片级封装为处于密封环境中的芯片提供保护，并保障电源与信号正常的输入与输出。同时，将芯片产生的热量散发到外部环境，确保芯片能够在所要求的工作条件下稳定且可靠地工作。另外封装还可以实现电气连接功能，封装基板上可以根据需求埋置各种有源无源器件。芯片经封装后，它的接点连接到封装外壳的管脚上，这些管脚又经过PCB上的导线与其他器件相连接，从而实现内部电路与外部电路的连接。同时，芯片封装能够防止大气中的杂质对其电路腐蚀。

综上所述，封装的基本功能归结为：电源供给、信号交流、埋置器件、散热、芯片保护和机械支撑。

2.封装技术的发展及分类

随着无线通信、消费类电子产品以及航空航天电子技术的飞速发展，作为现代信息技术核心的半导体器件需要最大限度地满足多功能、小型化、高速率及低功耗等要求。自1965年Gordon Moore提出摩尔定律以来，目前微处理器已经能集成超过10亿个晶体管。然而，随着集成电路特征尺寸进入纳米尺度后，传统的摩尔定律受到严峻挑战。半导体工艺受限于光衍射分辨率极限和材料量子隧穿效应的影响，难以继续缩小晶体管尺寸。因此，如何进一步增加单位面积的晶体管数量，降低单晶体管的功耗并提高工作速度，成为当前亟待解决的问题。如下图所示，在1970s，发展了直插式的通孔技术，例如双列直插式封装技术(DIP)、插针网格阵列封装技术(PGA)。在十九世纪八十年代，表面贴装得到发展，例如小外形封装(SOP)、方型扁平式封装技术(QFP)和带引线的塑料芯片载体(PLCC)；在十九世纪九十年代，发展了例如芯片尺寸封装(CSP)、球栅阵列封装(BGA)等具有系统级封装(SIP)功能的封装形式；在二十世纪初，多种SIP技术在市场的驱动下发展迅速，例如封装体叠层技术(POP)、晶片级芯片封装(WL CSP)；在2010年以后，随着集成密度的进一步提升，硅通孔(TSV)、扇出式晶圆级封装(FO WLP)得到发展。当前及未来的很长时间，封装技术将是延续甚至超越摩尔定律的关键技术，也是集成电路(IC)领域一个强有力的竞争市场。

封装的分类方法并不统一。根据密封性可以分为气密性和非气密性封装，军用产品需要在较大温度范围内使用，一般采用气密性封装，而民用产品则多用非气密性产品。

封装产品按材料通常分为：塑料封装、金属封装和陶瓷封装。塑料封装主要应用于商业产品，具有低成本优势，但在芯片散热、稳定性和气密性方面相对较差。金属封装和陶瓷封装多用于航空航天及军工领域，散热、气密性和稳定性均比较优良。

从器件与母板的连接方式则可以分为通孔插装技术(THT)和表面贴装技术(SMT)。将器件安置在母板的一面、管脚焊在另一面的技术称之为通孔插装技术。这种技术中，每个管脚需要占掉母板两面的空间且焊点面积较大，所需安装空间较大。在表面贴装封装中，管脚和器件焊在同一面，能够支持回流焊等大规模生产。

目前还有三种被广泛使用的封装技术。

(1)球栅阵列(Ball Grid Array，BGA)封装

BGA是目前IC封装热点技术之一，它是20世纪90年代初出现的新型封装技术。最先将BGA这项技术投入使用的是摩托罗拉公司，它出现在移动电话的芯片中，随后康柏公司也将这项技术用于个人电脑和工作站上。它基于插针网格阵列(Pin GridArray，PGA)封装的阵列布置技术，将插入的针脚改换成微球，同时结合QFP的回流焊技术实现焊接。BGA封装结构图如下图所示。

BGA封装得到广泛应用的优势在于以下几点：

1)较高的IO密度。一方面，BGA管脚通过阵列排布，间距为1.27mm、1.0mm、0.8mm、0.5mm等多种类型，加工相对简单，焊接方便，成品率高，成为高密度管脚数封装的最佳选择。另一方面，封装面积相对较小，相较于传统封装形式面积缩小30%~60%。

2)优异的电学性能。BGA封装芯片的管脚是一个个金属焊球，相比QFP封装，寄生电感要小得多。采用这一封装可以降低互连传输损耗，获得更加优异的电性能。

3)可靠性较高。传统的QFP、PLCC封装的引线脚均匀地分布在封装体四周，当IО数越来越多，间距小于0.4mm时，表面贴装技术设备的精度难以满足要求，引线脚极易变形，从而导致贴装可靠性降低。

4)良好的散热性能。BGA的金属焊球阵列为散热提供充足的出口，同时基板的金属层加大了散热效率，进一步加强了芯片散热能力，大幅度提高了芯片高速运行时的稳定性。

(2)芯片级(Chip Scale Package，CSP)封装

CSP封装和BGA封装同为20世纪的产物。90年代后期，日本半导体厂家率先推出芯片面积/封装面积=1:1.1的CSP封装结构。事实上，许多CSP封装也均采用BGA形式。美国固态技术协会对CSP的定义为封装尺寸不超过裸片的1.2倍的封装。由于CSP是在原有封装BGA技术上发展而来，因此，目前普遍把焊球间距小于lmm的 BGA技术认为是CSP封装。

CSP的主要竞争优势在于：

1)焊球间距极小。在各种相同尺寸的芯片封装中，可以容纳更多的引脚，应用在IO数超过2000的高性能芯片上。

2)电学性能优良。CSP为芯片级封装在尺寸上比BGA小了很多，因此其布线更加短小，高频寄生参数很小，提升了信号传输质量。

3)封装无需下填充料。CSP封装工艺中可以不使用下填充料就能够使晶元与基板粘合紧密，不会因为热膨胀而造成应力，节省了工序，提高了生产效率。

(3)多芯片组件(Multichip Module，MCM)封装

MCM封装是SMT后在微电子领域兴起并得到迅速发展的一项引人瞩目的新技术。MCM是将2个及以上的裸芯片和其它微型元器件互连组装在同一块高密度多层互连基板上，形成高密度、高性能、高可靠性的电子组件，如下图所示。MCM是在印制电路板和表面贴装技术的基础上发展起来的新一代微电子封装技术，适应于现代集成电路技术向高密度、高性能、高可靠性、小型化的发展要求，是实现系统集成一个非常重要的手段。

MCM具备以下特点：

1)将大型集成电路的裸芯片高密度安装在同一基板上，省去了单独对芯片的封装，整体上缩减了组件封装的尺寸和重量。

2)裸片与基板的面积占比至少达到20%，由于互连线长度缩短，提高了信号的传输速率、降低了延迟。

3)能够将模拟/数字电路、天线、微波器件、功率器件以及贴片器件等合理有效的整合在封装体内，使之独立成为一个多功能部件，或者成为电路系统中的子系统。

3.倒装芯片(Flip-Chip)封装技术

倒装芯片起源于20世纪60年代，由IBM率先研发出来，是将硅片有源区朝下以倒扣的方式背对基板通过焊料凸点(简称Bump)与基板进行互连，芯片放置方向与传统封装有源面朝上相反，故称倒装芯片，如下图所示。

近几年来，倒装芯片封装技术已被运用到各种高端电子器件和高密度封装领域。倒装芯片作为高输入输出的主流封装技术，输入与输出端可以同时分布在整个芯片表面，因而封装密度更高，信号处理速度更快。它还可以采用类似SMT来加工，是高密度封装和系统级封装的发展方向。Flip-Chip封装具有鲜明的优点，当然也具有其局限性。其优点与缺点如下表所示。

总体而言，数字计算和无线通信的快速融合促使半导体技术朝着更高速率、更高集成度和更低功耗的方向发展。未来的电子系统需要更宽的频带、更高的频率和更低的功耗来处理海量的数据。国际半导体技术蓝图(ITRS)曾在2013年预测时钟频率在2022年将上升至20GHz。这使得印刷电路板(Printed Circuit Board，PCB)的设计、封装的设计和芯片的设计都面临着严峻的电磁兼容(Electromagnetic Compatibility，EMC)挑战。如果在封装或者芯片内能够减少噪声和电磁干扰，可以极大地减轻后续PCB级和整机的EMC设计压力，从而大幅缩短研发周期和降低成本。

如下图所示，芯片封装设计中面临着众多的EMC问题，主要包括芯片及键合线间的串扰、阻抗不匹配、信号回流路径不完整及辐射干扰问题。

4.芯片封装中EMI的耦合路径

4.1传导耦合

传导耦合是干扰源对敏感设备产生干扰的主要路径之一。干扰源产生的噪声通过两者之间的电路连接耦合到敏感设备上，引发一系列EMI问题。封装引线或引脚是噪声耦合进或耦合出IC的主要途径。例如，同步开关噪声(SSN)在电源总线上是一个波动的电压，如果某个电源总线的芯片或封装上去耦合不充分，则所有以该电源总线为参考的引脚都可能会存在电压波动。IC上的电压波动同时会引起连接到芯片上的器件引脚之间产生电压差，外部的噪声耦合进入芯片内部。

4.2电场耦合

电场耦合是由于金属导体之间的分布电容导致的一种耦合。在电子产品中，当金属物体(如金属封装Lid或散热器)距芯片表面很近时，就会发生电场耦合。

由于IC的集成度日趋升高，芯片电路对应的功率密度日趋变大，芯片因此产生严重的散热问题。如果不能解决芯片散热问题，会导致芯片电路加速老化，甚至使芯片引脚焊接部分的焊锡熔化，影响芯片的正常工作。为了解决芯片散热问题，一般在芯片上方放置散热器帮助芯片把热量带走并散发掉，使芯片可以在安全的环境中运转。但散热器一般是由高电导率的金属制成，当在电路板上放置散热器时，散热器会大幅度增强芯片到外部的能量耦合，引起腔体谐振。

针对散热器引起的谐振问题，相关研究人员给出了不同的解决方案，常见的解决思路包括将散热器和PCB充分连接即将散热器接地，以及破坏散热器/PCB所组成的谐振结构。但这两种方法在工程实施上存在困难，且其作用频率范围及实际效果有限。

对于散热器所引起的谐振问题，虽然辐射出去的电磁能量的源头是芯片内部的IC，但工程上并不会将它看做IC自身的辐射。IC与散热器之间是通过电场耦合的，而IC与PCB之间是通过传导耦合的，散热器/PCB是有效的辐射天线。

4.3磁场耦合

当高频电流环存在于IC封装的内部，引起相应磁场分布的改变，噪声能量就会通过磁场进出IC。芯片内部的电流环磁通量可能会通过互感在器件外部的电流环路上产生非期望电压；同理器件外面的电流环也可能通过磁场耦合影响芯片内部电路的电压。

4.4辐射场耦合

辐射耦合是指电磁能量通过辐射进行空间转移，转移的空间距离一般大于几个工作波长属于电磁远场。电磁远场与近场相比，电磁远场电磁场强度小，衰减速度快。

找到引起辐射超标问题的天线结构是解决EMI辐射问题的首要前提。对于确定的天线结构，一般可以采取以下三种措施进行辐射抑制：

1.降低噪声源的幅度；

2.消除部分的有效天线；

3.切断噪声源与天线之间的联系。

下图所示，对于一个典型的散热器结构，芯片内部的IC是噪声源，散热器与PCB 上的电源/地平面构成了有效的辐射天线，噪声源通过电场耦合和传导耦合与天线联系起来，通过辐射场耦合辐射到空间区域，造成EMI辐射超标问题。对于此类EMI辐射超标问题，一般可以通过充分的芯片管脚去耦，从而减小耦合到散热器上的高频电流的幅度(降低噪声源幅度)，或减小集成电路与散热器之间的耦合电容(切断噪声源与天线之间的联系)来解决。但是这些看起来简单而行之有效的方法，在实际工程运用中均存在很多问题。

5.共模EMI辐射基本原理

在高速电路设计中，运用差分线传输高速信号是解决高频SI问题的一项重要措施。差分信号可以有效减小轨道塌陷问题，增益高，可以实现远距离传输。但键合线、换层信号过孔等阻抗不可控互连结构会导致部分差模信号转化为共模信号，导致EMI辐射超标。

5.1差分线基本结构与原理

差分对通常以成对的传输线形式出现，其中每条传输线都可以看做简单的单端线，但两者之间存在明显的耦合关系。因此，类似于单端传输线，差分对也有多种不同的截面形式，如下图所示。

如下图所示，我们将传输线a和b上传输的电压分别记为Va和Vb，

则在接收端接收到的差分信号为：

由于差分对在设计中难以做到完全对称，因此还存在共模信号。共模信号一般可以表示为：

在理想的工作场景中，共模信号的值是不变的，因此不会引起SI或其他系统问题。但实际上，电路板上传输线设计中很小的扰动都会引起共模分量的改变，差分对中共模分量的改变可能会导致EMI辐射超标。

5.2差分和共模电流的基本辐射型

在实际芯片封装设计中，键合线、换层走线等互连线的扰动均可能导致EMI辐射超标高频信号电流在传输线上以回路的形式存在，即信号电流及其返回电流。在回路中传输的电流可以分解为差分电流和共模电流两种基本形式。其中幅度相等、方向相反的差分电流产生的场可以抵消；而幅度及方向均相同的共模电流，产生的电场分量则会相互叠加。以平行双导线为例，其差分电流和共模电流的电场辐射如下图所示。

如下图所示，对于一对长为L，相距s的平行导线，其周围为均匀的介质(ε，μ)。平行双导可看作一个二元天线阵列，天线阵列中的每个元素都可以当做偶极子天线。

如下式所示，其中β为相位常数，d为双导线中心距离：

由上式可知，共模电流产生的电场辐射Ecm与导体的长度L及工作频率f成正比，与双导体之间的距离无关。差分电流产生的辐射电场Edm正比于频率f的平方和回路面积Ls，反比于d。事实上，在实际互连结构中，共模辐射的效率远远高于差模辐射。因而，抑制共模辐射是解决EMI问题的关键。

（文章来源：深圳市赛姆烯金科技有限公司）