在这个由人工智能驱动的无处不在的智能时代，我们的硅片和系统客户面临着前所未有的压力，需要提供用于训练基于大型语言模型（LLM）的人工智能系统所需的不断提高的计算性能，因为需求每六个月就会翻一番。此外，他们还面临实现可持续计算的挑战——在提高功率效率的同时实现性能的指数级增长。传统上对摩尔定律的依赖已不再足够，因为最近的节点转换不再能持续实现预期的两倍性能、功率和面积改进。

随着我们在本世纪末向万亿晶体管系统迈进，这些挑战因预期的半导体劳动力短缺和设计复杂性增加而加剧。然而，与这些趋势相反，半导体创新的步伐却在加快。

看看 AMD 和 NVIDIA 在 Computex 上发布的最新公告便可见一斑。这些主要芯片制造商不仅展示了具有数千亿个晶体管和更快、更密集内存的新型人工智能处理器，这些处理器将用于前沿制造节点，他们还展示了不断加快的创新速度。尽管复杂性不断增加，但新型 AI 处理器的产品更新周期却从 18-24 个月缩短至 12 个月。

人工智能芯片设计趋势

新型 AI 处理器如此快节奏的年度更新为何能够实现？Synopsys 是多个关键因素的核心。让我们仔细看看。

人工智能驱动的 EDA：EDA 软件是研发过程中每一步的关键推动因素，从架构和验证到实施和制造。在过去十年中，Synopsys 通过独特的超融合方法在整个 EDA 堆栈中实现了越来越高的自动化水平。如今，我们在整个 EDA 堆栈中开创性地融入人工智能，使设计过程日益自动化，从而推动工程生产率和硅片质量的阶梯式提升。我们的 Synopsys.ai™ 套件包括 AI 驱动的优化、数据分析和基于 LLM 的生成式 AI，具有协作功能，包括专家工具指导和资料生成，可显著缩短从数字、模拟和 3D 设计到验证和测试的 EDA 流程的周转时间。

加速计算：除了将 AI 功能融入我们的产品之外，我们还通过重写工具以利用加速计算来帮助客户节省大量时间。使用 GPU 和 CPU + GPU 架构来支持计算密集型 EDA 工作负载，可以在设计、功能验证、电路仿真、计算光刻等方面实现显著（10 倍到 15 倍）的运行时间增益。加速计算对于处理大型模拟电路（如内存）的客户尤其有吸引力。

经过硅验证的 IP：由于可信赖的、经过硅验证的 IP 的可用性，我们的客户也实现了生产力的大幅提升。通过整合 Synopsys 广泛的高质量 IP 产品组合，客户可以将有限的工程资源集中在差异化功能上，在集成最新行业标准的同时简化设计流程。最近的一个例子是我们全新、完整的解决方案 Synopsys IP for PCIe 7.0，它满足了随着 AI 工作负载为现代数据中心带来大量数据传输需求而对增加带宽和降低延迟的关键需求。

多芯片设计：从单芯片设计到模块化、基于芯片的设计的演变允许在万亿晶体管系统中快速集成新功能和高级功能。Synopsys 正在推动行业从单片 SoC 向多芯片设计的转型，提供全面且可扩展的 EDA 和 IP 解决方案，从硅片到系统，包括新的 AI 驱动的 3D 设计空间优化，以最大限度地提高结果质量，实现快速异构集成。

Synopsys 在 2024 年设计自动化大会的展示

本周在 DAC（设计自动化大会）上，我们将展示 Synopsys 在加速和实现半导体生态系统创新方面发挥的关键作用。这包括我们在世界领先的代工厂预先验证 EDA 流程和硅 IP 的大量努力。最近，我们宣布我们的 AI 驱动数字和模拟流程以及三星先进 SF2 GAA 工艺的 IP 已获得认证。今天，我们宣布：

英特尔代工厂新闻：由 Synopsys.ai™ EDA 套件提供支持的可投入生产的多芯片参考流程，以及用于英特尔代工厂 EMIB 先进封装技术的 Synopsys IP。

总结：在这个高度复杂且竞争激烈的环境中，硅和系统公司正在竭尽全力寻找一切优势来优化他们的产品，降低设计风险，并加快上市时间。Synopsys 在他们的成功中扮演着关键角色，我们将继续运用我们的开拓精神来提供解决方案，最大限度地提高利用客户的研发能力来实现他们的抱负，并推动普适智能时代的发展。