本周，一则“成本仅DUV光刻1/10”的消息刷屏了半导体设备圈。起因是国产半导体设备厂商璞璘科技在官网披露了一条公司与客户合作的最新进展的新闻——璞璘科技与深圳力策科技有限公司（以下简称“力策科技”）合作采用真空气压式纳米压印方案实现8英寸光芯片量产突破，依托璞璘科技自主研发的PL-AS真空气压式晶圆级纳米压印光刻设备，配合定制化双层压印胶材料体系与核心工艺，完全绕开了深紫外（DUV）光刻路线，成功实现8英寸光芯片晶圆可规模化量产，并将芯片制造成本压缩至传统DUV方案的十分之一。

之所以能引发广泛关注，核心就在于这“十分之一”的成本压缩。为了实现这一效果，璞璘科技采用了气压式方案，并非当前主流晶圆级纳米压印路径首选的辊压方案。虽然辊压工艺（Roll-to-Roll/Plate）拥有很强的连续性和产率，长期被视为是大规模工业化的理想技术路线，但压印的均匀性始终是辊压工艺一直以来都难以逾越的瓶颈。从本质上来看，辊压工艺是属于“线接触”的压印模式，在跨越整片的晶圆时，辊轴尽管有非常微小的形变亦或是应力不均都会引发残余层厚度（RLT）的波动。

这种厚度上的不一致性会导致辊压工艺无法去满足那些具有严苛刻蚀传递需求的高端量产标准。受线接触的压印模式所限，辊压工艺只能适配PET等柔性基底模板，很难兼容石英等具备高平整和高保真度的硬质模板，因此图形转移的精度会大幅受限。

典型比如代表目前纳米压印领域最高水平的佳能“喷墨步进式”技术路线，它采用的是传统光刻机的“步进”模式，每次只会压印一个或多个Die（芯片单元），尽管精度非常高，但对于全域型的光芯片来说，生产效率非常低，而且工作环境要求也极为苛刻。

相比之下，璞璘科技选择的气压工艺是采用“面接触”的模式，主要是利用气体去对模板施加均匀的压力，类似“空气垫”，由于是面接触，这种等压特性充分保障了晶圆上每一个纳米级的单元受力都会完全一致，因此能够将残余层厚度（RLT）的偏差控制在极小的范围内（比如<2nm）——这正是当前光芯片制造过程中的一大关键核心指标。 除此之外，气压式工艺通常是在真空环境中工作，相比辊压工艺中可能时不时会卷入微气泡，气压式工艺则能够实现更加完美的填充率，这对于结构相当复杂的光芯片而言至关重要。况且，气压式设备的结构相比DUV更加简单，因其压力均匀且稳定，因此可以采用寿命更长的复合模板。也正是因为气压工艺路线能够在保证量产良率的同时，大幅降低昂贵的光学系统与维护成本，所以能够把整体的制造成本降低至DUV光刻的1/10。 不过，这并不代表纳米压印技术就能够大规模适用于所有光芯片产线。毕竟，在实际的生产线当中，纳米压印真正的考验往往不在于物理指标有多亮眼，而在于工艺链条的稳定性，其中的模具寿命始终是最大的瓶颈。毕竟，纳米压印往往是“1：1”的纯接触式复制，这也意味着模板上的缺陷也同样是“1：1”的复刻，如果模板上有10nm的缺陷，那么转移到晶圆上也会是10nm的缺陷，而不是光学光刻系统中按“4：1”比例缩小的等效缺陷。而且，每次压印由于会产生诸多接触与摩擦，模板都会存在或多或少的物理磨损。 传统DUV光刻产线上，在产线运作之前，往往可以通过模型去预测单片Mask使用多久才需要更换。但是，在纳米压印产线上，模板的寿命是需要工艺工程师反复试错的经验指标，这种不确定性往往会对结果造成十分致命的影响，一旦某个批次的模板寿命耗尽，其影响的将会是整批次晶圆的生产计划与交付时间。而光芯片、传感芯片、AR/VR衍射光波导领域对残胶容忍度更高，套刻的复杂度也更低，工艺层数往往不超过十层，因此物理接触带来的累积误差风险较低，这也使得纳米压印在这类场景表现能够更加稳定。 可智能手机和PC处理器这类逻辑芯片领域，纳米压印还远达不到要求。毕竟，一颗CPU往往需要几十层的曝光与套刻，仅仅一个纳米级的误差可能就会葬送整颗芯片。纳米压印这种接触式的模式，稍有不慎就会引入较大的缺陷，这对于缺陷敏感度极高的逻辑芯片来说无疑是致命的。因此，在先进制程的逻辑芯片领域，纳米压印目前还只能算是“局外人”。 小结 虽然璞璘科技与力策科技之间的合作，让纳米压印技术的应用优势得到了最大程度的曝光，但这并不代表这项技术就能够从此取代DUV光刻技术成为光芯片制造领域最具性价比的方案。因此，现阶段纳米压印只是为当前长期受制于光刻机进口的中国芯片产业提供了一个“做得起、拿得下”的实用选项，其未来究竟还能走多远尚未可知，而璞璘科技与与力策科技的合作，或许是一个很好的开始。 文章来自：电子发烧友