8月18日，赛昉科技正式发布面向服务器市场的RISC-V处理器核——昉·天枢-100（Dubhe-100）。该产品专为高性能计算场景设计，旨在满足AI智能体等新兴应用对算力的持续攀升需求。Dubhe-100是国内率先达到可交付状态的服务器级RISC-V CPU IP，已获客户采用并进入服务器芯片开发阶段。

image.png?imageView2/2/w/1000

赛昉科技RISC-V CPU IP产品矩阵，持续拓宽RISC-V应用边界

高性能微架构设计，树立RISC-V算力新标杆

Dubhe-100采用先进的深度乱序执行架构，配备15级流水线、六发射宽度及256条指令的乱序窗口（ROB），具备强劲的指令级并行处理能力。

在指令集支持方面，Dubhe-100严格遵循RVA23规范，并率先实现业界领先的乱序执行向量单元（RVV）。相比市面上仅支持顺序执行RVV的同类产品，Dubhe-100在处理AI推理、科学计算、加解密等向量密集型任务时，凭借乱序发射机制，有效避免因单条长延迟指令阻塞流水线，显著提升整体吞吐效率。结合Vector Crypto扩展与指令融合技术，其流水线利用率相较顺序执行方案实现跨越式提升。

image.png?imageView2/2/w/1000

赛昉科技服务器级RISC-V CPU IP——Dubhe-100

完整多核集群交付，灵活扩展至256核

Dubhe-100并非孤立交付的处理器核，而是预集成了一套完整的多核一致性Cluster子系统，支持单核、双核、四核三种配置，便于客户根据应用场景灵活选择。

互联接口方面，Dubhe-100全面覆盖TileLink、AXI、ACE及CHI等主流总线协议，并可对接赛昉科技自研的一致性片上网络（NoC）IP——昉·星路-700（StarNoC-700）。基于该互联方案，单Die可扩展至256核，充分满足服务器级别应用对大规模核心数的扩展需求。

服务器级基础设施IP同步推出，夯实智算底座

伴随Dubhe-100的发布，赛昉科技同步推出两款服务器级基础设施IP，进一步完善智算中心底层技术栈：

AIA（高级中断架构）——符合RISC-V AIA v1.0规范，支持最大16,384个物理Hart，每个物理Hart可承载63个虚拟Hart，单Hart可管理2,048个中断ID。IMSIC实现按Hart独立的中断接收与优先级仲裁，APLIC支持传统直连与MSI转发双模切换。配合IOMMU的MRIF机制，可实现虚拟机中断直接投递至目标VM的Guest Interrupt File，无需Hypervisor介入，显著提升虚拟化效率。

IOMMU——符合RISC-V IOMMU v1.0.1规范，采用分布式架构，由IOB、IOTLB及PWC三大组件构成，支持Inline和Lookaside两种集成方式。地址翻译覆盖两阶段（GVA→GPA→SPA），页表范围从4KB至256TB，SR-IOV设备直通、ATS请求处理及MSI地址翻译等关键功能均在硬件层完成，有效降低软件开销。

软件生态全面就绪，开箱即用

在软件适配方面，Dubhe-100已完成对Type 1和Type 2 Hypervisor的完整支持，全面覆盖RVA23规范。目前，Linux操作系统及KVM虚拟化方案均已在该平台上稳定运行，为客户提供从硬件到软件的一体化解决方案。

客户率先采用，以真实场景加速IP落地

Dubhe-100从研发之初即以商用交付为目标，目前已有Alpha客户基于该处理器核开展服务器CPU芯片的开发工作。合作过程中，赛昉科技配合客户实际业务场景需求，提供微架构的精细化调优与定制服务，有效提升了产品竞争力并大大降低了产品风险。

赛昉科技始终坚持“以真实场景催熟IP”的理念，通过与客户深度协同，持续打磨产品性能与可靠性，打通RISC-V从IP到商用服务器CPU的完整落地路径，致力于推出具备国际竞争力的RISC-V服务器解决方案，为全球智算中心基础设施提供多元化的算力选择。

展望未来，赛昉科技将持续迭代RISC-V处理器、片上网络（NoC）、IOMMU虚拟化等核心技术，不断推出面向智算中心的全栈RISC-V IP、芯片及解决方案，为AI时代算力基础设施的深度赋能提供开放、高效、自主的底层支撑。

文章来自：电子工程世界