acc446a4-e647-11ec-ba43-dac502259ad0.png

随着半导体技术的高速发展,现今电子产品工作频率越来越高,这种增加的频率会导致信号边缘响应更加陡峭。并且由于电路板设计得越来越紧凑,布线越来越密,导致串扰问题也在日益激增。  PCB中的串扰是什么?串扰通俗点讲是PCB板件,在无接触的情况下,线路与线路之间能量转移引起的干扰。串扰的形式主要有两种,容性(电场)和感性(磁场)耦合。此两种形式的噪声耦合在实际情况中往往同时存在。串扰现象会引起电路板的信号完整性缺失及EMC测试不通过。

acc446a4-e647-11ec-ba43-dac502259ad0.png

容性耦合和感性耦合引起的串扰模型

串扰的危害:

降低板内信号完整性

时钟或者信号延迟

产生过冲电压和突变电流

造成芯片逻辑功能紊乱

acf9e552-e647-11ec-ba43-dac502259ad0.png

串扰导致的时序延迟现象

容性耦合产生的串扰: 以微带线为例,PCB板内平行的两条走线,分别可以理解为电容的两个平行金属极板,电容中间介质为FR4极板和空气。我们都知道电容的其中一个特性是通交流,所以当其中一根走线上有高速交变的信号时,这个交变的信号会耦合到另一根信号线上。这个等效电容我们也常称为寄生电容。

感性耦合产生的串扰: 同样以微带线为例,板内两根平行走线,其中一根线走高速信号,当信号流经走线,产生交变的电流时,会产生噪声磁场,磁场产生的磁力线会向周围发射。此时另一根靠近且平行于它的走线附近磁力线会很密集,根据法拉第感应定律,此线在噪声磁场内会感应到电压。此现象类似于变压器的工作原理。这个等效的变压器我们称为寄生电感。

高频板中,串扰是不可避免的。我们只能减少它,让串扰对PCB板的影响降到最低。以下是一些常见的降低串扰的方法:

1.线间保持足够的安全距离—-3W原则,走线间保持3倍线宽(W)的距离。3W原则可将串扰现象降低70%。对一些敏感信号间距可以拉大到10W。

2.中间层设置完整的GND平面—-GND能吸收一部分电场和磁场噪声,使这些噪声不能顺利扩散到敏感信号上。

3.使用GND走线隔离—-GND走线隔离,能有效减低容性耦合和感性耦合效应。

4.减少高速信号的过孔—-过孔会影响高速信号的阻抗,从而降低信号完整性,因此串扰会增加,对于高速信号要尽量减少过孔数。

5.高速信号走线与敏感信号走线尽量避免平行走线。 上述降低串扰的方法,各位工程师可根据PCB具体情况,有选择性的实施。

Loading

发表回复