Chiplet 的概念已经存在了一段时间，并且在过去几年中一直在使用，但只有像英特尔这样的大公司才能使用，他们拥有巨大的资源并且可以控制 Chiplet 开发和部署的各个方面。现在看来，chiplet 技术即将向普通大众开放。

老实说，这种情况已经持续了一段时间了。但我们注意到，硅芯片的最大实际尺寸约为 600mm²（约 25mm x 25mm）。我们可以制造更大的芯片——最大尺寸约为 850mm²（约 29mm x 29mm）——但良率的下降会让您热泪盈眶。

解决方案是采用多个芯片，将它们安装在公共基板上，并将所有内容呈现在单个封装中，这可以称为“多芯片系统”。在这种情况下，dice通常被称为“chiplet”或“tiles”。

迄今为止，chiplet 技术有以下四种主要用例：

1、您可能决定简单地将一堆同类小芯片（例如 CPU、GPU、NPU 等处理器）安装在同一基板上。

2、假设您正在设计一种设备，您理想情况下希望将其创建为单个巨大芯片，但您不能这样做，因为它将超出 600mm2的限制。在这种情况下，您可以将其功能拆分为几个较小的小芯片。

3、您可能拥有特定的功能，例如收发器，这些功能已在较早的工艺节点上实现并经过严格测试，并且不会从在更先进的节点上重新实现中受益。在这种情况下，您可能决定将这些功能实现为小芯片，这些小芯片围绕在最新、最先进的技术节点上实现的核心芯片。

4、您可以选择将所有内容分解为在最佳节点（在成本、功耗等方面）实现这些功能的异构dice。例如，使用 28nm 工艺实现的 RF 芯片、使用 16nm 工艺实现的模数转换器 (ADC) 以及使用 5nm 工艺实现的数字逻辑。

对于上述四个用例，如前所述，传统上只有拥有大量资源并且可以控制小芯片开发和部署各个方面的大公司才会感兴趣。

在场景 3 的情况下，我想到的一个例子是英特尔 Agilex 7 FPGA 和 SoC FPGA提供的，除了主芯片外，它们还包含两到六个收发器 (XCVR) 小芯片。同时，在场景 4 的情况下，我可以大胆地展示英特尔数据中心 GPU Max 系列 设备（这些设备曾经被称为 Ponte Vecchio GPU），其拥有 47 个区块和 100 多个十亿个晶体管。

最近我在小芯片方面看到了很多活动。例如， Ayar 实验室的人员正在封装内光学互连方面开展一些非常有趣的工作，涉及结合光子和电子功能的小芯片。光子侧向外界提供光学互连，而电子侧与主芯片对话。

另一家有趣的公司是Arteris IP，该公司提供最先进的片上网络 (NoC) 互连 IP。他们正在做一些关于“super NoC”的非常有趣的工作，这些工作可用于芯片间 (D2D) 小芯片互连的环境中的多芯片系统。

Chiplet 技术的长期前景是让较小的公司能够购买 Chiplet IP（即 FPGA、处理器和存储器等 IP 功能）并将它们像乐高积木一样连接在一起，以（相对）快速、轻松地创建他们自己的多芯片系统。

Synopsys 产品营销总监 Manmeet Walia表示，在场景一中，基板中有一半以上本质上是有机的，我们可以将其理解为小型、特殊、高密度印刷电路板 (PCB)。另一方面，我们有硅基板，称为“中介层”，具有多层互连和硅通孔。由于这些是使用硅芯片制造工艺实现的，尽管技术节点比当前最先进的技术高得多，我们目前可以实现的标线尺寸是当今单片芯片的 2 倍，相当于 1,700mm² ( ~41 毫米 x 41 毫米）。Manmeet 还表示，不久之后我们将能够实现当今单片芯片的 4 倍，相当于 3,400mm²（~58 毫米 x 58 毫米）。您可以在 58mm x 58mm 中介层上放置很多dice！