随着不少云服务厂商和互联网厂商纷纷加入到自研芯片的行业中来，除了具备先进工艺的晶圆代工厂外，提供设计解决方案的公司从中获得了不少利润。近期JP摩根发布了一份AI自研芯片以及网络连接方案供应商的表格，其中点明了在这个AI至上的时代，有哪些厂商从中受益，获取了更多的Design Win。
在几十年的设计经验、先进技术和灵活的商业模式下，Marvell专门针对AI、云端数据中心和OEM客户特殊自研ASIC设计需求进行了优化。如今他们提供的IP方案包括112G的XSR SerDes、延长SerDes、PCIe 6.0/CXL 3.0 SerDes、240Tbps的并行D2D互联，以及最新的Arm SoC处理器设计和先进的多芯片封装。
在自研ASIC上，Marvell已经支持14nm、7nm、5nm工艺，以及目前最先进的台积电3nm工艺。Marvell的3nm ASIC方案不仅提供了功耗和面积上的扩展，同时还为Marvell的SoC和网络IP带去了额外的性能加强。当下台积电的3nm可以说是自研芯片PPA的巅峰，所以在亚马逊的第二代以及后续的AI ASIC处理器、微软的Maia第二代AI处理上，都用到了Marvell提供的3nm方案。
此前主要为有线通信市场提供定制ASIC方案的博通，也已经在AI时代完成了技术积累，也因此同样收获了不少大厂的青睐，其IP为构建新一代的XPU提供了从网络、封装、互联到计算的全套解决方案，同样可为客户提供最高3nm工艺的解决方案，
此前已经爆出博通从谷歌的TPU v1开始，就在持续为其提供ASIC设计服务，如今到了第六代TPU Trillium乃至之后的v7，也离不开博通的设计支持。此外，Meta也是博通的主要客户之一，其MTIA处理器v1、V2皆由博通参与设计，包括后续的迭代产品也是如此。在博通的XPU路线图中也提到了新增的第三大客户，据JP摩根推断，这是字节跳动的AI视频/AI网络芯片。
AI网络与连接方案
在网络芯片上，尤其是以太网交换芯片上，大厂们的选择同样是在Marvell和博通两家之间选择，Marvell的Teralynx和博通的Tomahawk，均为数据中心提供了高效可扩展的以太网交换方案，目前两家的最高网络速度都可以达到单芯片51.2Tb/s。除了英伟达系的AI计算节点拥有自己的方案外，诸如谷歌、Meta和微软等都在使用博通和Marvell的以太网交换方案。
为了保证通用连接性，绝大多数厂商的自研芯片都选择了支持PCIe这一行业标准，尤其是对最新PCie 6.0的支持。而在PCIe交换和信号完整度解决方案上，博通和Astera可以说是独占鳌头了。无论是英伟达、谷歌、Meta、亚马逊还是微软，其PCIe 5.0/6.0交换芯片都采用了博通的ExpressFabric平台，PCIe 5.0/6.0 Retimer芯片都采用了Astera Labs的Aries系列产品。
写在最后
与传统的设计服务不同，大厂们如今拥有庞大的AI芯片需求，这也是为何博通和Marvell的AI芯片设计相关业务营收持续增长的原因。对于大厂来说，短期内组建庞大的芯片设计团队并不现实，也缺乏可靠IP的积累，依赖第三方的设计服务，加快产品上市时间才是最有效的竞争路线。
