几十年来，硅晶体管变得越来越小，但它们正迅速接近无法再缩小栅极长度的点——即电流必须在这些器件中传播多远。现在，通过使用原子级薄材料，中国科学家创造了一种晶体管，其栅极长度创纪录——只有大约三分之一纳米宽，只有单层碳原子那么厚，从而揭示了究竟要小得多——如果有的话——晶体管可能会得到。

在所有晶体管中，电流从源极流向漏极，并且该流由栅极控制，栅极根据施加的电压打开和关闭。栅极的长度是晶体管大小的关键标志。

自从 1950 年代第一块集成电路建成以来，硅晶体管已经按照摩尔定律缩小，有助于将更多此类设备封装到微芯片上以提高其计算能力。然而，当涉及到栅极尺寸时，晶体管现在正接近其理论极限。在大约 5 纳米以下，由于称为隧道效应的量子力学效应，硅不再能够控制电子从源极到漏极的流动。

最近，科学家们开始探索用于下一代电子产品的二维材料，包括由单层碳原子组成的石墨烯和由夹在两层硫原子之间的一层钼原子组成的二硫化钼。例如，在2016 年，科学家们使用碳纳米管和二硫化钼制造了一个栅极长度仅为 1 nm 的晶体管。

现在，中国科学家利用石墨烯和二硫化钼的垂直方向，创造了一种栅极长度仅为 0.34 nm 的晶体管。“我们已经实现了世界上最小的栅极长度晶体管，”该研究的资深作者、北京清华大学电气工程师任天令说。

要设想新设备，请想象楼梯间的两个步骤。较高台阶的顶部是源极，较低台阶的顶部是漏极，两者均由钛钯金属触点制成。楼梯间的表面作为连接源极和漏极的电通道，由单层二硫化钼制成。在该表面之下是一层薄薄的电绝缘二氧化铪。

在更高的台阶内部是一个多层的三明治。底层是一片石墨烯，由单层碳原子组成。在它的顶部是一块覆盖着氧化铝的铝块，它使石墨烯和二硫化钼在很大程度上分离，除了在较高台阶的垂直侧有一个薄薄的间隙。较高和较低的台阶都位于 5 厘米硅片上的二氧化硅层上。

当栅极设置为导通状态时——因此电流基本上可以从源极通过石墨烯流向漏极——栅极实际上只有 0.34 纳米宽，与石墨烯层的宽度相同。

“在未来，人们几乎不可能制造小于 0.34 nm 的栅极长度，”任指出。“这可能是摩尔定律的最后一个节点。”

2021 年，另一个小组报告了一种使用二硫化钼制成的垂直晶体管，其导通状态下的栅极长度为0.65 nm。纽约州立大学布法罗分校的纳米电子学科学家李华敏（音译）说，这项新工作将门的缩放限制进一步推到“仅是单层碳原子的厚度” ，他没有参与这项研究。“在相当长的一段时间内很难打破这个记录。”

在晶体管中，当施加电场时，栅极开启和关闭状态的长度通常不同，但这种效应在更大的范围内通常并不显着。在这个新器件中，当向栅极施加电压以将其切换到关闭状态时，这使得栅极的有效长度为 4.54 纳米，这一差异可以证明是一种优势。

“在关断状态下具有更高电阻的更长通道将有助于防止泄漏电流，”李说。“相比之下，较短的沟道长度和较低的导通状态电阻将提高导通电流密度。”

未来，研究人员计划用他们的新晶体管创建更大规模的电路。“下一个目标是制造 1 位 CPU，”任说。他指出，一个可能的挑战是制造更高质量、更大面积的二硫化钼，以及该材料目前的高成本。

总而言之，“随着FinFET技术的发展，这项原型工作是探索晶体管垂直架构的新尝试，”李说。“希望它能激发更多创意，充分探索二维材料的潜力，并将摩尔定律延伸到高性能节能纳米电子学。”

近日，清华大学集成电路学院任天令教授团队在小尺寸晶体管研究方面取得重大突破，首次实现了具有亚1纳米栅极长度的晶体管，并具有良好的电学性能。