图片

几十年来,硅晶体管变得越来越小,但它们正迅速接近无法再缩小栅极长度的点——即电流必须在这些器件中传播多远。现在,通过使用原子级薄材料,中国科学家创造了一种晶体管,其栅极长度创纪录——只有大约三分之一纳米宽,只有单层碳原子那么厚,从而揭示了究竟要小得多——如果有的话——晶体管可能会得到。

在所有晶体管中,电流从源极流向漏极,并且该流由栅极控制,栅极根据施加的电压打开和关闭。栅极的长度是晶体管大小的关键标志。

自从 1950 年代第一块集成电路建成以来,硅晶体管已经按照摩尔定律缩小,有助于将更多此类设备封装到微芯片上以提高其计算能力。然而,当涉及到栅极尺寸时,晶体管现在正接近其理论极限。在大约 5 纳米以下,由于称为隧道效应的量子力学效应,硅不再能够控制电子从源极到漏极的流动。

最近,科学家们开始探索用于下一代电子产品的二维材料,包括由单层碳原子组成的石墨烯和由夹在两层硫原子之间的一层钼原子组成的二硫化钼。例如,在2016 年,科学家们使用碳纳米管和二硫化钼制造了一个栅极长度仅为 1 nm 的晶体管。

现在,中国科学家利用石墨烯和二硫化钼的垂直方向,创造了一种栅极长度仅为 0.34 nm 的晶体管。“我们已经实现了世界上最小的栅极长度晶体管,”该研究的资深作者、北京清华大学电气工程师任天令说。

要设想新设备,请想象楼梯间的两个步骤。较高台阶的顶部是源极,较低台阶的顶部是漏极,两者均由钛钯金属触点制成。楼梯间的表面作为连接源极和漏极的电通道,由单层二硫化钼制成。在该表面之下是一层薄薄的电绝缘二氧化铪。

在更高的台阶内部是一个多层的三明治。底层是一片石墨烯,由单层碳原子组成。在它的顶部是一块覆盖着氧化铝的铝块,它使石墨烯和二硫化钼在很大程度上分离,除了在较高台阶的垂直侧有一个薄薄的间隙。较高和较低的台阶都位于 5 厘米硅片上的二氧化硅层上。

当栅极设置为导通状态时——因此电流基本上可以从源极通过石墨烯流向漏极——栅极实际上只有 0.34 纳米宽,与石墨烯层的宽度相同。

“在未来,人们几乎不可能制造小于 0.34 nm 的栅极长度,”任指出。“这可能是摩尔定律的最后一个节点。”

2021 年,另一个小组报告了一种使用二硫化钼制成的垂直晶体管,其导通状态下的栅极长度为0.65 nm。纽约州立大学布法罗分校的纳米电子学科学家李华敏(音译)说,这项新工作将门的缩放限制进一步推到“仅是单层碳原子的厚度” ,他没有参与这项研究。“在相当长的一段时间内很难打破这个记录。”

在晶体管中,当施加电场时,栅极开启和关闭状态的长度通常不同,但这种效应在更大的范围内通常并不显着。在这个新器件中,当向栅极施加电压以将其切换到关闭状态时,这使得栅极的有效长度为 4.54 纳米,这一差异可以证明是一种优势。

“在关断状态下具有更高电阻的更长通道将有助于防止泄漏电流,”李说。“相比之下,较短的沟道长度和较低的导通状态电阻将提高导通电流密度。”

未来,研究人员计划用他们的新晶体管创建更大规模的电路。“下一个目标是制造 1 位 CPU,”任说。他指出,一个可能的挑战是制造更高质量、更大面积的二硫化钼,以及该材料目前的高成本。

总而言之,“随着FinFET技术的发展,这项原型工作是探索晶体管垂直架构的新尝试,”李说。“希望它能激发更多创意,充分探索二维材料的潜力,并将摩尔定律延伸到高性能节能纳米电子学。”

清华大学团队首次实现了具有亚1nm栅极长度的晶体管

近日,清华大学集成电路学院任天令教授团队在小尺寸晶体管研究方面取得重大突破,首次实现了具有亚1纳米栅极长度的晶体管,并具有良好的电学性能。
图片
图1 亚1纳米栅长晶体管结构示意图
晶体管作为芯片的核心元器件,更小的栅极尺寸能让芯片上集成更多的晶体管,并带来性能的提升。Intel公司创始人之一的戈登·摩尔(Gordon Moore)在1965提出:“集成电路芯片上可容纳的晶体管数目,每隔18-24个月便会增加一倍,微处理器的性能提高一倍,或价格下降一半。”这在集成电路领域被称为“摩尔定律”。过去几十年晶体管的栅极尺寸在摩尔定律的推动下不断微缩,然而近年来,随着晶体管的物理尺寸进入纳米尺度,造成电子迁移率降低、漏电流增大、静态功耗增大等短沟道效应越来越严重,这使得新结构和新材料的开发迫在眉睫。根据信息资源词典系统(IRDS2021)报道,目前主流工业界晶体管的栅极尺寸在12nm以上,如何促进晶体管关键尺寸的进一步微缩,引起了业界研究人员的广泛关注。
图片
图2 随着摩尔定律的发展,晶体管栅长逐步微缩,本工作实现了亚1纳米栅长的晶体管
学术界在极短栅长晶体管方面做出了探索。2012年,日本产业技术综合研究所在国际电子器件大会(IEDM)报道了基于绝缘衬底上硅实现V形的平面无结型硅基晶体管,等效的物理栅长仅为3纳米。2016年,美国的劳伦斯伯克利国家实验室和斯坦福大学在《科学》(Science)期刊报道了基于金属性碳纳米管材料实现了物理栅长为1纳米的平面硫化钼晶体管。为进一步突破1纳米以下栅长晶体管的瓶颈,本研究团队巧妙利用石墨烯薄膜超薄的单原子层厚度和优异的导电性能作为栅极,通过石墨烯侧向电场来控制垂直的MoS2沟道的开关,从而实现等效的物理栅长为0.34nm。通过在石墨烯表面沉积金属铝并自然氧化的方式,完成了对石墨烯垂直方向电场的屏蔽。再使用原子层沉积的二氧化铪作为栅极介质、化学气相沉积的单层二维二硫化钼薄膜作为沟道。具体器件结构、工艺流程、完成实物图如下所示:
图片
图3 亚1纳米栅长晶体管器件工艺流程,示意图,表征图以及实物图
研究发现,由于单层二维二硫化钼薄膜相较于体硅材料具有更大的有效电子质量和更低的介电常数,在超窄亚1纳米物理栅长控制下,晶体管能有效的开启、关闭,其关态电流在pA量级,开关比可达105,亚阈值摆幅约117mV/dec。大量、多组实验测试数据结果也验证了该结构下的大规模应用潜力。基于工艺计算机辅助设计(TCAD)的仿真结果进一步表明了石墨烯边缘电场对垂直二硫化钼沟道的有效调控,预测了在同时缩短沟道长度条件下,晶体管的电学性能情况。这项工作推动了摩尔定律进一步发展到亚1纳米级别,同时为二维薄膜在未来集成电路的应用提供了参考依据。
图片
图4 统计目前工业界和学术界晶体管栅极长度微缩的发展情况,本工作率先达到了亚1纳米
上述相关成果以“具有亚1纳米栅极长度的垂直硫化钼晶体管”(Vertical MoS2 transistors with sub-1-nm gate lengths)为题,于3月10日在线发表在国际顶级学术期刊《自然》(Nature)上。论文通讯作者为清华大学集成电路学院任天令教授和田禾副教授,清华大学集成电路学院2018级博士生吴凡、田禾副教授、2019级博士生沈阳为共同第一作者,其他参加研究的作者包括清华大学集成电路学院2020级硕士生侯展、2018级硕士生任杰、2022级博士生苟广洋、杨轶副教授和华东师范大学通信与电子工程学院孙亚宾副教授。

任天令教授团队长期致力于二维材料器件技术研究,从材料、器件结构、工艺、系统集成等多层次实现创新突破,先后在《自然》(Nature)、《自然·电子》(Nature Electronics)、《自然·通讯》(Nature Communications)等知名期刊以及国际电子器件会议(IEDM)等领域内顶级国际学术会议上发表多篇论文。清华大学的研究人员得到了国家自然科学基金委、科技部重点研发计划、北京市自然基金委、北京信息科学与技术国家研究中心等的支持。

作者 scforum

发表评论

您的电子邮箱地址不会被公开。